【導(dǎo)讀】某產(chǎn)品采用金屬外殼，對(duì)其進(jìn)行ESD測(cè)試時(shí)，發(fā)現(xiàn)一螺釘位置對(duì)ESD及其敏感，對(duì)螺釘進(jìn)行接觸放電4kV，就會(huì)發(fā)現(xiàn)該產(chǎn)品中的某一PCB出現(xiàn)復(fù)位現(xiàn)象。經(jīng)過觀察分析，靠近敏感螺釘位置有一芯片，芯片上有約2.5cm高的散熱器，該散熱器并沒有采取任何接地措施。在測(cè)試中，將散熱器臨時(shí)去掉后，該落螺釘位置的抗靜電干擾能力達(dá)到了±6kV。
【現(xiàn)象描述】
某產(chǎn)品采用金屬外殼，對(duì)其進(jìn)行ESD測(cè)試時(shí)，發(fā)現(xiàn)一螺釘位置對(duì)ESD及其敏感，對(duì)螺釘進(jìn)行接觸放電4kV，就會(huì)發(fā)現(xiàn)該產(chǎn)品中的某一PCB出現(xiàn)復(fù)位現(xiàn)象。經(jīng)過觀察分析，靠近敏感螺釘位置有一芯片，芯片上有約2.5cm高的散熱器，該散熱器并沒有采取任何接地措施。在測(cè)試中，將散熱器臨時(shí)去掉后，該落螺釘位置的抗靜電干擾能力達(dá)到了±6kV。
【原因分析】
靜電放電時(shí)，在很短的時(shí)間內(nèi)會(huì)產(chǎn)生幾十安的電流，而放電電流脈沖的上升在小于1ns之內(nèi)完成，根據(jù)脈沖波最高諧振頻率計(jì)算公式：
(Tr為脈沖上升時(shí)間)
可知，靜電放電的過程是一個(gè)高頻能量的釋放與傳輸過程，在傳輸?shù)穆窂街幸磺忻舾械木€路或器件都將受到干擾，引起設(shè)備的誤動(dòng)作。
在此案例中，由于靜電放電信號(hào)的高頻譜特性使一些因結(jié)構(gòu)特性形成的寄生電容不能忽略不計(jì)。圖1是靜電干擾傳輸路徑及原理圖。
圖1中，C0表示測(cè)試點(diǎn)與散熱器之間的寄生電容，C2表示散熱器與芯片之間的寄生電容。靜電干擾將從測(cè)試點(diǎn)同桂平C0，再經(jīng)過C2進(jìn)入芯片內(nèi)部電路，從而從產(chǎn)品系統(tǒng)中表現(xiàn)出干擾現(xiàn)象。散熱器的存在將大大增加測(cè)試點(diǎn)與芯片之間的容性耦合度，因?yàn)橐环矫嫔崞饔兄刃酒蟮谋砻娣e；另一方面散熱器的存在縮短了與測(cè)試點(diǎn)表面積的距離。因此去掉散熱器后，產(chǎn)品抗ESD能力增強(qiáng)。
圖1靜電干擾傳輸路徑與原理圖
【處理措施】
經(jīng)過以上的分析，只要將散熱器接至地平面就可以了改變ESD干擾的傳輸路徑，從而使芯片受到保護(hù)。圖2箭頭曲線表示散熱器接地后的ESD傳輸路徑。
圖1改進(jìn)后的靜電干擾傳輸路徑與原理圖
【思考與啟示】
對(duì)于PCB上的金屬體，一定要直接或間接地接到地平面上，不要懸空。另外，對(duì)于較敏感的電路或芯片，在PCB布局時(shí)盡量遠(yuǎn)離ESD放電點(diǎn)。
以上內(nèi)容轉(zhuǎn)載自賽盛技術(shù)。
推薦閱讀：
